文章列表
联系我们 产品咨询

联系人:吴海丽
电话:0755-2349 0212
手机:157-1205-5037
邮箱:tel-sherry@foxmail.com
地址:广东省深圳市龙华新区民治街道向南四区松花大厦
点击这里给我发消息

空洞率大小及分布形式对??槿刃阅艿挠跋?/h1>
作者:海飞乐技术 时间:2019-06-03 17:14

  1. 空洞率大小对??槿刃阅艿?/strong>影响
  首先研究空洞率θ的大小对IGBT??槿刃阅艿挠霸?。从IGBT功率??橹薪厝〗霭ジ鲂酒暮附咏峁?,其中Tim1焊料层面积为10×10mm2,TIM2焊料层面积为15×15mm2,焊料层厚度均为150μm,建立有限元模型分析稳态热传导问题。在有限元分析过程中作出如下理想假设:(1)铅线线径为0.3mm~0.5mm,相对??檎逄寤苄?,对传热影响可忽略不计,故进行??槿刃阅芊治鍪焙雎约弦?;(2)IGBT器件工作中,芯片由于功率损耗而产生热量,宏观分析时将芯片视作均匀体热源以模拟芯片的工作状态;(3)??榈娜却莘绞街饕ǜ鹘踊涞娜却?、??楸砻嬗谕饨缈掌亩粤骰蝗纫约叭仍吹姆浠蝗?。由于工作温度不高于125℃并且??槟诓刻畛淙鹊悸市∮?W/(m·k)的硅凝胶,故忽略了辐射换热和??槟诘亩粤骰蝗?;(4)焊料层中的空洞为圆柱形,且贯穿整个焊料层。
 
  按照上述假设建立的有限元模型及相应的网格划分如图1所示,其中单个IGBT芯片上施加功率50W,工作环境温度为40℃,??樵诠ぷ魇卑沧霸诖崞娜瘸辽辖星恐贫粤骰蝗?,因此以表面载荷的形式在铜底板的底面施加当量对流换热系数h1=1500W/m2.K,在铜底板的四周加载自然对流换热系数h2=10W/m2.K。

单个芯片焊接结构的有限元模型及网格划分 
图1 单个芯片焊接结构的有限元模型及网格划分
 
  假设焊料层中的空洞以单个空洞的形式出现,且分别位于Tim1焊斜层或Tim2焊料层的中心,定义θ1和θ2分别为Tim1中和Tim2中的空洞率。当θ1和θ2分别从0增长到20%时,上述散热条件下芯片结温分别如图2所示。从图中可以看出,空洞的存在极大地增加了芯片结湿,无空洞时芯片结温为92.162℃,当出现空洞时,芯片结温随之增加,且芯片结温与焊料层空洞率几乎成正比。此外,空洞位于Tim1中时,对芯片结温的影响较大,而Tim2中的空洞对芯片结温的影响较小。当θ1超过15%时,芯片结温将高于125℃,芯片由于局部过热而烧毁。试验同样证明了这—点,对实际应用中发生烧毁的IGBT??榻胁鸾夂蠼泻噶喜愕腟AM检测,烧毁IGBT??榫植客技吧栈買GBT芯片下方Tim1焊料层SAM检测结果分别如图3(a)-(b)所示,经图像处理后分析可得烧毁IGBT芯片处Tim1焊料层的空洞率为16.39%,与有限元分析结果基本吻合。
芯片结温随焊料层空洞率的变化关系 
图2 芯片结温随焊料层空洞率的变化关系
烧毁IGBT样品及焊料层SAM检测结果 
图3 烧毁IGBT样品及焊料层SAM检测结果
 
  改变散热条件,给定三组不同的h1和h2/值,组1中算式分析芯片结温随空洞率的变化,如图4所示。
不同散热条件下芯片结温随焊料层空洞率的变化关系 
图4 不同散热条件下芯片结温随焊料层空洞率的变化关系
 
  对三组计算结果进行线性拟合后可得:
  当空洞位于Tim1焊料层中时,芯片结温为:
Tj=T0+2.11964·θ1      (1)
  当空洞位于Tim2焊料层中时,芯片结温为:
Tj=T0+0.28238·θ2      (2)
其中,T0为焊料层无空洞时的芯片结温,Tj为实际芯片结温。
 
  2. 空洞分布形式对??槿刃阅艿挠跋?/strong>
  焊料层空洞的表现形式可以是连成整片的大空洞,也可以是散布的多个小空洞,如图5所示。设置Tim1焊料层的空洞率为10%,边界条件不变,由前文的分析可知,当空洞分布形式为单个大空洞且位于芯片中央时,芯片结温为123.26℃。将大空洞分散成若干个大小相同的小空洞,并均匀分布在焊料层中,图6分别给出了空洞数为5个和16个时焊料层的几何模型。
不同的空洞分布形式的焊料层SAM检测图 
图5 不同的空洞分布形式的焊料层SAM检测图
 
不同空洞数目时焊抖层的几何模型 
图6 不同空洞数目时焊抖层的几何模型
 
  经有限元计算可得芯片的结温与空洞数目N的关系,如图7所示。从图中可以看出,当空洞率保持不变时,芯片结温随着空洞数目的增加而显著降低,当空洞增加到一定数目时,芯片结温趋于不变。改变散热条件,计算多组不同空洞数目N时芯片的结温,对多组曲线再次拟合后可得:
计算公式3 
空洞率为10%时焊料层空洞数目与芯片结温的关系 
图7 空洞率为10%时焊料层空洞数目与芯片结温的关系
  从上述分析中可知,当焊料层空洞无法避免时,将空洞散布成多个小空洞,避免空洞连成一片,将极大的降低芯片结温,提高??榈目煽啃?。
 




上一篇:DBC基板热循环试验及失效试样分析
下一篇:IGBT多阶段驱动的改电阻法分析

欧洲杯买球app